# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-045212

(43) Date of publication of application: 16.02.1999

(10)Date of publication of applicati

(51)Int.CI. G06F 12/14

(21)Application number: 09-217025 (71)Applicant: MATSUSHITA ELECTRIC IND CO


LTD

(22)Date of filing: 29.07.1997 (72)Inventor: NARASHIMA TAKAAKI

# (54) OPPOSING METHOD AGAINST DECIPHERING ATTACK REGARDING SECRET INFORMATION

#### (57)Abstract:

PROBLEM TO BE SOLVED: To oppose an attack for deciphering secret information by replacing and storing the secret information in a different place by electronic devices each time it is written to a volatile memory. SOLUTION: Data on the address 0000 of secret information before conversion in a memory 10 are D7hex and when the secret information is stored for the first time according to a storage converting rule, it is stored in address 0003 of the volatile memory 11 by conversion to F7hex. For second storage, it is stored in address 0003 of the volatile memory 11 by conversion to code data other than F7hex. Similarly, data on the address 0001 are 17hex, first storage in the address 0003 of the volatile memory 11 is performed by conversion to A2hex, and data on the address 0002 are 9Bhex; and first storage in address C123 of the volatile memory 11 is performed by conversion to 5Dhex. Thus, the secret information is stored in different places by electronic devices each time it is stored in the memory.



# **LEGAL STATUS**

[Date of request for examination]

27.06.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-45212

(43)公開日 平成11年(1999)2月16日

(51) lnt.Cl.<sup>6</sup>

G06F 12/14

識別記号 320

FΙ

G06F 12/14

320B

320D

審査請求 未請求 請求項の数3 FD (全 5 頁)

(21)出願番号

特願平9-217025

(71)出願人 000005821

松下電器産業株式会社

(22)出願日

平成9年(1997)7月29日

大阪府門真市大字門真1006番地

(72)発明者 楢島 髙明

神奈川県横浜市港北区網島東四丁目3番1

号 松下通信工業株式会社内


(74)代理人 弁理士 青木 輝夫

# (54) 【発明の名称】 秘密情報の解読攻撃対抗方法

#### (57) 【要約】

【課題】 揮発性メモリに秘密情報を書き込む場合に該 秘密情報の内容及び格納位置を変換することにより、秘 密情報の解読の攻撃に対抗する。

【解決手段】 変換後の秘密情報を格納する揮発性メモリ11を有する秘密情報の解読攻撃対抗方法において、書き込み時に情報を任意に変換する手段を具備し、この変換手段により秘密情報を電子機器毎及び揮発性メモリに書き込む毎に異なる場所に変換して格納する。



1

## 【特許請求の範囲】

【請求項1】 秘密情報を保持する揮発性メモリに対し て、書き込み情報を任意に変換する手段を具備し、前記 変換手段により秘密情報を電子機器毎及び揮発性メモリ に書き込む毎に異なる場所に変換して格納することを特 徴とする秘密情報の解読攻撃対抗方法。

【請求項2】 変換手段は、アドレス信号線及びデータ 信号線の情報を任意に変換して各信号線の入れ替えを行 うスイッチで構成され、該スイッチにより前記アドレス 信号線及びデータ信号線任意に入れ替えられることを特 10 徴とする請求項1記載の秘密情報の解読攻撃対抗方法。

変換手段は、アドレス信号線及びデータ 【請求項3】 信号線の情報を任意に変換して各信号線の入れ替えるた めの情報が書き込まれる変換用メモリで構成され、該変 換用メモリの情報により非線形に秘密情報が格納させる ことを特徴とする請求項1記載の秘密情報の解読攻撃対 抗方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、筐体に収納された 20 電子機器のメモリに保持されている秘密情報を解読しよ うとする攻撃に対抗する方法に関するものである。

#### [0002]

【従来の技術】従来から秘密情報を保持した電子機器に は、電子機器の筐体を分解し保持されている秘密情報を メモリから容易に読み出され解読されないようにする種 々の方法が施されている。例えば、電子機器内部の揮発 性メモリに格納された秘密情報を解読しようとする攻撃 に対抗(Tamper Resistant)する方法 として、メモリを容器に封入し外部からの攻撃を検知す 30 る手段を具備し、攻撃を受けるとメモリ内部の秘密情報 を消去する方法が特開平2-44447号公報等で知ら れている。

## [0003]

【発明が解決しようとする課題】しかしながら、上記の ような従来の攻撃を検知してメモリ内部の秘密情報を消 去する方法では、その消去する構造が解明されてしまう とバックアップされた揮発性メモリの秘密情報を消去せ ずに読み取ることが可能になる。例えば、複数の読み取 られた情報の内容比較や情報が収納されている位置関係 40 から解読する条件を与えるという問題がある。

【0004】本発明は、上記のような問題を解決するも のであり、揮発性メモリに秘密情報を書き込む場合に該 秘密情報の内容及び格納位置を変換することにより、秘 密情報の解読の攻撃に対抗できるようにした秘密情報の 解読攻撃対抗方法を提供することを目的とする。

## [0005]

【課題を解決するための手段】上記課題を解決するため に本発明は、秘密情報を保持する揮発性メモリに対し

変換手段により秘密情報を電子機器毎及び揮発性メモリ に書き込む毎に異なる場所に変換して格納することを特 徴とする。

【0006】本発明によれば、秘密情報の解読の攻撃に 対抗できる。

## [0007]

【発明の実施の形態】本発明の請求項1に記載の発明 は、秘密情報を保持する揮発性メモリに対して、書き込 み情報を任意に変換する手段を具備し、前記変換手段に より秘密情報を電子機器毎及び揮発性メモリに書き込む 毎に異なる場所に変換して格納するものであり、揮発性 メモリに書き込まれた秘密情報の位置が不特定となるこ とにより、複数の読み出された秘密情報から解読の手が かりとなる情報を与えにくくすることができるという作 用を有する。

【0008】請求項2に記載の発明は、変換手段が、ア ドレス信号線及びデータ信号線の情報を任意に変換して 各信号線の入れ替えを行うスイッチで構成され、該スイ ッチにより前記アドレス信号線及びデータ信号線任意に 入れ替えられるものであり、アドレス及びデータの信号 線数に対応した任意のアドレス順とデータのビット位置 を入れ替えてアクセスすることができ、同じ秘密情報を 各装置に書き込んでもメモリ上の情報は信号線の組み合 わせ数まで装置単位で異なるようにすることができると いう作用を有する。

【0009】請求項3に記載の発明は、変換手段が、ア ドレス信号線及びデータ信号線の情報を任意に変換して 各信号線の入れ替えるための情報が書き込まれる変換用 メモリで構成され、該変換用メモリの情報により非線形 に秘密情報が格納させるものであり、揮発性メモリに対 して非線形の空間に秘密情報を格納することができ、か つ信号線の組み合わせ以上に変換して揮発性メモリをア クセスすることができるという作用を有する。

【0010】以下、本発明の実施の形態について、図1 ~図5を用いて説明する。

【0011】(実施の形態1)図1は、本発明の実施の 形態1における秘密情報の解読攻撃対抗方法により秘密 情報を揮発性メモリに任意の場所に情報を変換して格納 する場合の原理説明図である。図1において、10は変 換される以前の秘密情報の格納状態を表したメモリであ り、11は電子機器毎及びメモリに書き込む毎に異なる 格納変換法則に基づいて秘密情報を格納した後の状態を 表す揮発性メモリである。

【0012】この構成において、メモリ10における変 換以前の秘密情報のアドレス0000番地のデータはD 7hexであり、この秘密情報の格納変換法則に基づく 1回目の格納は、揮発性メモリ11のアドレス0003 番地にF7hexと変換されて格納される。また、2回 目の格納は、揮発性メモリ11のアドレス0003番地 て、書き込み情報を任意に変換する手段を具備し、前記 50 にF7hex以外のコードデータに変換して格納され

る。

【0013】以下同様にして、メモリ10における変換以前の秘密情報のアドレス0001番地のデータは17hexであり、この秘密情報の格納変換法則に基づく1回目の格納は、揮発性メモリ11のアドレス0003番地にA2hexと変換されて格納され、また、メモリ10における変換以前の秘密情報のアドレス0002番地における変換以前の秘密情報のアドレス0002番地のデータは9Bhexであり、この秘密情報の格納変換法則に基づく1回目の格納は、揮発性メモリ11のアドレスC123番地に5Dhexと変換されて格納される。同様にして、2回目の格納は、上記アドレス番地に上記以外のコードデータに変換して格納されることによりメモリ11に変換されて格納されている。また、揮発性メモリ11に変換されて格納されている秘密情報を読み出す時は、格納時と逆の変換を行うことによりメモリ10に示す変換以前の秘密情報に戻すことができる。

【0014】このように電子機器毎及びメモリに書き込む毎に異なる場所に格納変換法則に基づき秘密情報を情報変換して揮発性メモリに格納するため、この揮発性メモリに格納された秘密情報を複数に亘り読み出して比較 20 したとしても、解読するための特徴を解り難くすることが可能になる。

【0015】(実施の形態2)図2〜図4により本発明の実施の形態2について説明する。図2は実施の形態1の方法を、揮発性メモリとマイクロプロセッサ間を接続するアドレスバスとデータバスに変換回路を設けることで実現するようにしたブロック図であり、図3は変換回路を切替スイッチにより構成した場合のブロック図であり、図4は切替スイッチの構成図である。

【0016】図2において、12はマイクロプロセッサ 30 (MPU)、13はマイクロプロセッサ12の制御下で電子機器の外部から転送されてきた秘密情報を電子機器毎及びメモリに書き込む毎に異なる場所に格納変換法則に基づき変換する変換回路、14は変換回路13で変換された秘密情報を格納する揮発性メモリである。マイクロプロセッサ12と変換回路13間はアドレスバス15とデータバス16により接続され、変換回路13と揮発性メモリ14間はアドレスバス17とデータバ18により接続されている。

【0017】図3において、変換回路13は、マイクロ 40プロセッサ12のアドレス端子A0~An及びデータ端子D0~Dmに対応する数の1:nのセレクトタイプのアドレス用切替スイッチSWA0、SWA1・・・及び1:mのセレクトタイプのデータ用切替スイッチSWD0、SWD1・・・から構成され、各アドレス用切替スイッチSWA0、SWA1・・・の1入出力端はマイクロプロセッサ12のアドレスA0~Anのアドレス信号線に接続され、さらに、各アドレス用切替スイッチSWA0、SWA1・・・のn入出力端の同じ信号線は揮発性メモリ14のアドレスA0~Anのアドレス信号線に50

4

並列に接続されている。また、データ用切替スイッチSWD0、SWD1・・・の1入出力端はマイクロプロセッサ12のデータD0~Dmのデータ信号線に接続され、さらに、各データ用切替スイッチSWD0、SWD1・・・のn入出力端の同じ信号線は揮発性メモリ14のデータD0~Dmのデータ信号線に並列に接続されている。

【0018】図4はアドレス用及びデータ用切替スイッチの構成を示すもので、1:nまたは1:mのセレクトタイプのスイッチから構成され、この切替スイッチはマイクロプロセッサ12からの制御信号SWSELxxにより切替部SWxxをnまたはmの入出力B、C、D・・・に切り替えることで、入出力Aをnまたはmの入出力B、C、D・・・に切り替えるようになっている。

【0019】上記の構成において、各切替スイッチの入出力B以降は同じ信号線同志で接続され、また、各切替スイッチはマイクロプロセッサ12からの制御信号によりアドレスバス単位及びデータバス単位で同じ信号線が選択されるように制御されるから、例えば、切替スイッチSWA0入出力Aは、マイクロプロセッサ12のアドレスA0に接続され、切替スイッチSWA0の入出力B以降は揮発性メモリ14のアドレスA0~Anに接続される。そして、マイクロプロセッサ12からの制御信号SWSELxxにより、揮発性メモリ14のアドレスA1が選択されているとすれば、切替スイッチSWA0以外の切替スイッチは揮発性メモリ14のアドレスA1以外のアドレスが選択されることになる。また、データの場合もアドレスの場合と同様にして変換できる。

【0020】従って、このような本実施の形態2によれば、マイクロプロセッサ12のソフトウエアからは、同一のメモリ豆間に見え、しかも不連続な任意のアドレス空間にデータを格納でき、かつ格納されたデータのビット位置の変えることができるから、同じ秘密情報を各電子機器に書き込んでもメモリ上の情報は信号線の組み合わせ数まで装置単位で異なるようすることができる。

【0021】(実施の形態3)図5により本発明の実施の形態3について説明する。図5は変換回路13に変換メモリを使用した場合の構成を示すブロック図である。【0022】図5において、変換回路13は、アドレスを変換するための情報を書き込んだアドレス変換用メモリ131、データを書き込む時に変換するための情報を書き込んだデータ書き込み変換用メモリ132、データを読み込む時に変換するための情報を書き込んだデータ読み込む時に変換するための情報を書き込んだデータ読み込み変換用メモリ133、及びデータを書き込む時とデータを読み込む時にデータバスを切り替えることによりデータ書き込み変換用メモリ132またはデータ読み込み変換用メモリ133を選択するデータバス切替器134、135を備える。

A 0 、 S W A 1 ・・・の n 入出力端の同じ信号線は揮発 【 0 0 2 3 】上記の構成において、揮発性メモリ 1 4 を 性メモリ 1 4 のアドレス A 0 ~ A n のアドレス信号線に 50 アクセスするマイクロプロセッサ 1 2 のアドレスはアド 5

レス変換用メモリ131により変換され、この変換されたアドレスを揮発性メモリ14に出力することにより、揮発性メモリ14は図1に示すように非線形にアクセスされることになる。また、秘密情報の書き込み時は、マイクロプロセッサ12のデータバスがデータバス切替器134によりデータ書き込み変換用メモリ132のアドレスバスに接続され、かつデータドス切替器135により揮発性メモリ14のデータバスに接続される。また、秘密情報の読み込み時は、揮発性メモリ14のデータバスが「データバス切替器135によりデータ読み込み変換用メモリ133のアドレスバスに接続され、かつデータボス切替器135によりデータ読み込み変換用メモリ133のアドレスバスに接続され、かつデータバス切替器134によりマイクロプロセッサ12のデータバスに接続される。

【0024】従って、それぞれの変換用メモリ131、132、133に非線形になるような情報を書き込んでおくことにより、アドレス及びデータの信号線の組み合わせ以上に変換してアクセスすることができる。

#### [0025]

【発明の効果】以上のように本発明によれば、揮発性メモリに書き込まれた秘密情報の位置が不特定となることにより、複数の読み出された秘密情報から解読の手がかりとなる情報を与えにくくすることができる。

【0026】また本発明によれば、アドレス信号線及びデータ信号線の情報を任意に変換する手段をスイッチで構成することにより、アドレス及びデータの信号線数に対応した任意のアドレス順とデータのビット位置を入れ替えてアクセスすることができ、このため、同じ秘密情報を各装置に書き込んでもメモリ上の情報は信号線の組30み合わせ数まで装置単位で異なるようにすることができる

【0027】また本発明によれば、アドレス信号線及び

6

データ信号線の情報を任意に変換するための情報を書き 込んだ変換用メモリの情報により、揮発性メモリに対し て非線形の空間に秘密情報を格納することができ、かつ 信号線の組み合わせ以上に変換して揮発性メモリをアク セスすることができる。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態1における秘密情報の解読 攻撃対抗方法により秘密情報を揮発性メモリに任意の場 所に情報を変換して格納する場合の原理説明図

【図2】本発明における実施の形態1の方法を、揮発性 メモリとマイクロプロセッサ間を接続するアドレスバス とデータバスに変換回路を設けることで実現するように した実施の形態2のブロック図

【図3】本発明の実施の形態2における変換回路を切替スイッチにより構成した場合のブロック図

【図4】本発明の実施の形態2における切替スイッチの 構成図

【図5】本発明の実施の形態3において変換回路に変換メモリを使用した場合の構成を示すブロック図


#### 【符号の説明】

- 10 変換以前の秘密情報の格納状態を表すメモリ
- 11 変換後の秘密情報の格納状態を表す揮発性メモリ
- 12 マイクロプロセッサ
- 13 変換回路
- 14 揮発性メモリ
- 15 、17 アドレスバス
- 16、18 データバス


SWA 0、SWA 1 アドレス用切替スイッチ SWD 0、SWD 1 データ用切替スイッチ

- 131 アドレス変換用メモリ
  - 132 データ書き込み変換用メモリ
  - 133 データ読み込み変換用メモリ
  - 134、135 データバス切替器


【図1】




【図2】



【図3】



【図4】



【図5】

